Corsi di Laurea Corsi di Laurea Magistrale Corsi di Laurea Magistrale
a Ciclo Unico
INGEGNERIA
INGEGNERIA ELETTRONICA
Insegnamento
PROGETTAZIONE E SINTESI DI CIRCUITI DIGITALI
INN1030318, A.A. 2013/14

Informazioni valide per gli studenti immatricolati nell'A.A. 2012/13

Principali informazioni sull'insegnamento
Corso di studio Corso di laurea magistrale in
INGEGNERIA ELETTRONICA
IN0520, ordinamento 2008/09, A.A. 2013/14
N0
porta questa
pagina con te
Crediti formativi 6.0
Tipo di valutazione Voto
Denominazione inglese DESIGN AND SYNTHESIS OF DIGITAL CIRCUITS
Dipartimento di riferimento Dipartimento di Ingegneria dell'Informazione (DEI)
Obbligo di frequenza No
Lingua di erogazione ITALIANO
Sede PADOVA
Corso singolo NON è possibile iscriversi all'insegnamento come corso singolo
Corso a libera scelta È possibile utilizzare l'insegnamento come corso a libera scelta

Docenti
Responsabile ANDREA NEVIANI ING-INF/01

Dettaglio crediti formativi
Tipologia Ambito Disciplinare Settore Scientifico-Disciplinare Crediti
CARATTERIZZANTE Ingegneria elettronica ING-INF/01 6.0

Organizzazione dell'insegnamento
Periodo di erogazione Secondo semestre
Anno di corso II Anno
Modalità di erogazione frontale

Tipo ore Crediti Ore di
didattica
assistita
Ore Studio
Individuale
LEZIONE 6.0 48 102.0

Calendario
Inizio attività didattiche 03/03/2014
Fine attività didattiche 14/06/2014
Visualizza il calendario delle lezioni Lezioni 2019/20 Ord.2019

Commissioni d'esame
Commissione Dal Al Membri
8 A.A. 2018/2019 01/10/2018 15/03/2020 VOGRIG DANIELE (Presidente)
NEVIANI ANDREA (Membro Effettivo)
BEVILACQUA ANDREA (Supplente)
CESTER ANDREA (Supplente)
GERARDIN SIMONE (Supplente)
GEROSA ANDREA (Supplente)
MENEGHESSO GAUDENZIO (Supplente)
MENEGHINI MATTEO (Supplente)
ZANONI ENRICO (Supplente)
7 A.A. 2017/20178 01/10/2017 15/03/2019 VOGRIG DANIELE (Presidente)
NEVIANI ANDREA (Membro Effettivo)
BEVILACQUA ANDREA (Supplente)
CESTER ANDREA (Supplente)
GERARDIN SIMONE (Supplente)
GEROSA ANDREA (Supplente)
MENEGHESSO GAUDENZIO (Supplente)
MENEGHINI MATTEO (Supplente)
PACCAGNELLA ALESSANDRO (Supplente)
ZANONI ENRICO (Supplente)
6 A.A. 2016/2017 01/10/2016 15/03/2018 VOGRIG DANIELE (Presidente)
NEVIANI ANDREA (Membro Effettivo)
BEVILACQUA ANDREA (Supplente)
CESTER ANDREA (Supplente)
GERARDIN SIMONE (Supplente)
GEROSA ANDREA (Supplente)
MENEGHINI MATTEO (Supplente)
ZANONI ENRICO (Supplente)
5 A.A. 2015/2016 01/10/2015 15/03/2017 NEVIANI ANDREA (Presidente)
VOGRIG DANIELE (Membro Effettivo)
BEVILACQUA ANDREA (Supplente)
GEROSA ANDREA (Supplente)
4 A.A. 2014/2015 01/10/2014 15/03/2016 NEVIANI ANDREA (Presidente)
BEVILACQUA ANDREA (Supplente)
CESTER ANDREA (Supplente)
GEROSA ANDREA (Supplente)
MENEGHESSO GAUDENZIO (Supplente)
PACCAGNELLA ALESSANDRO (Supplente)
ZANONI ENRICO (Supplente)
01/10/2013 15/03/2015 NEVIANI ANDREA (Presidente)
VOGRIG DANIELE (Membro Effettivo)
BEVILACQUA ANDREA (Supplente)
BUSO SIMONE (Supplente)
CESTER ANDREA (Supplente)
CORRADINI LUCA (Supplente)
GEROSA ANDREA (Supplente)
MENEGHESSO GAUDENZIO (Supplente)
PACCAGNELLA ALESSANDRO (Supplente)
ROSSETTO LEOPOLDO (Supplente)
SPIAZZI GIORGIO (Supplente)
TENTI PAOLO (Supplente)
ZANONI ENRICO (Supplente)
2 2012 01/10/2012 15/03/2014 NEVIANI ANDREA (Presidente)
VOGRIG DANIELE (Membro Effettivo)
BEVILACQUA ANDREA (Supplente)
GEROSA ANDREA (Supplente)

Syllabus
Prerequisiti: Conoscenze di base di elettronica digitale e reti logiche. In particolare: porte logiche combinatorie e sequenziali elementari; aritmetica binaria in complemento a 2; blocchi aritmetico-logici fondamentali (sommatori/sottrattori, moltiplicatori, traslatori, comparatori); macchine a stati finiti sincrone; circuiti in logica CMOS complementare.
Conoscenze e abilita' da acquisire: L’obiettivo principale è insegnare i metodi, le tecnologie e l’utilizzo degli strumenti CAD che permettono di realizzare sistemi digitali ad alta integrazione. Al termine del corso, lo studente dovrebbe essere in grado di trasformare un’idea di applicazione in un circuito integrato funzionante, sfruttando le metodologie e gli strumenti di progetto più opportuni (descrizione in linguaggi HDL, sintesi semiautomatica, utilizzo di blocchi IP) e scegliendo la tecnologia realizzativa più adatta (componenti programmabili, circuiti integrati semicustom).
Modalita' di esame: L'esame consta di due prove: una prova scritta per la verifica dell'apprendimento dei contenuti metodologici del corso; la realizzazione del progetto di un circuito VLSI, da svolgersi in laboratorio CAD con modalità di frequenza libera nell'arco di circa 10 settimane. Lo studente documenta i risultati del progetto con una relazione organizzata come presentazione orale con la proiezione di diapositive.
Criteri di valutazione: Con la prova scritta viene valutato il livello di conoscenza delle metodologie di progetto dei circuiti integrati VLSI, con particolare riferimento al linguaggio di descrizione hardware che ne è alla base. Il progetto ha lo scopo primario di valutare la capacità dello studente di: applicare correttamente le metodologie di progetto a un caso concreto; verificare criticamente i risultati; proporre soluzioni originali.
Contenuti: Il corso segue tre linee principali, strettamente collegate tra loro. Una parte del programma è dedicata a studiare il linguaggio VHDL, e gli strumenti CAD che lo utilizzano, per la descrizione, la simulazione e la sintesi di circuiti digitali. Una seconda parte è dedicata allo studio, dalla prospettiva del progettista digitale, dei blocchi fondamentali di un sistema di elaborazione dei segnali: operazioni aritmetiche in virgola fissa, calcolo di funzioni trascendenti, aritmetica distribuita, filtri FIR e IIR, trasformate DFT e FFT, codici a controllo di errore. Esempi di realizzazione di questi blocchi verranno sperimentati in laboratorio. Infine, una terza parte del corso sarà dedicata allo sviluppo di un progetto relativo alla realizzazione di un circuito integrato VLSI.
Attivita' di apprendimento previste e metodologie di insegnamento: Lezioni frontali con la proiezione di diapositive.
Esercitazioni guidate in laboratorio CAD.
Utilizzo del laboratorio CAD al di fuori dell'orario di lezione per la realizzazione di un progetto che è parte dei requisiti d'esame.
Eventuali indicazioni sui materiali di studio:
Testi di riferimento:
  • J. R. Armstrong, F. G. Gail, VHDL design, representation and synthesis, 2nd edition. --: Prentice Hall, 2000. Cerca nel catalogo
  • A. Rushton, VHDL for Logic Synthesys, 2nd ed.. --: Wiley, 1998. Cerca nel catalogo
  • U. Meyer-Baese, Digital Signal Processing with Field Programmable Gate Arrays, 2nd ed.. --: Springer, 2004. Cerca nel catalogo